

MMC 기반 전압형 MVDC 시스템의 축소형 밸브 고장 전류 시험회로 개발

박범수, 김철민, 김종수[†]
 대전대학교 전기공학과

Development of a Miniature Valve Fault Current Test Circuit for MMC-based Voltage-type MVDC System

Beom-su Park, Cheol-Min Kim, Jong-Soo Kim[†]
 Department of Electrical Engineering, Daejin University

ABSTRACT

본 논문에서는 MMC 기반의 전압형 MVDC 시스템에 적용되는 하프브리지 서브모듈 또는 단일 밸브에 적용 가능한 고장 전류 통합 테스트 회로를 제안한다. 테스트 회로 구성을 위해 사용되는 주요 수동소자를 설계하며 제안하는 회로는 스위칭 동작을 통해 하나의 회로를 기반으로 과전류와 단락전류에 대한 테스트를 선택적으로 수행하는 것이 가능한 장점을 가진다. 제안하는 고장 전류 통합 시험회로의 타당성은 PLECS 기반 모의실험을 통해 검증한다.

1. 서론

최근 모듈형 멀티레벨 컨버터(Modular Multilevel Converter, MMC)는 출력 전압의 낮은 왜곡률, 모듈 배치에 따른 용량 확장성과 높은 전압 확장 가능성으로 인해 전력 변환 응용분야에서 널리 활용되고 있으며 현재 직류 배전용 시스템 중 100kV 이상의 전압을 송배전하는 고전압 직류(High Voltage Direct Current, HVDC) 시스템과 1.5kV~100kV의 신재생 에너지와 같은 중규모 계통 연계를 하는 MVDC(Medium Voltage Direct Current) 시스템에서 많이 사용되고 있다.^[1]

HVDC 시스템의 경우 MMC 시스템의 안정성 및 신뢰성 확인을 위해 전압형 HVDC 밸브의 성능 검증 시험 항목과 조건을 제시하고 밸브에 대한 시험 결과에 대해서도 기준이 맞는지 검증하도록 IEC-62501이라는 국제 표준이 정해져있다. 그 중 밸브 운전 시험의 고장 전류 시험에 대한 규격 내용에는 시험의 목적과 검증을 위한 내용들은 있지만 회로에 대해서 별도로 규정하고 있지 않아 제조사나 각 시스템의 특성에 맞도록 시험회로를 구성하여 시험을 진행하고 있다.

밸브 운전 시험 항목의 고장 전류 조건을 시험하는 경우 각 시험에 맞는 시험 회로를 개별적으로 제작하여 준비하는 경우 비용이 증가하는 단점이 존재하며 이뿐만 아니라 시험간 변경 시 조건 활성화와 재결합을 위한 시간 등 시간적 손해와 편의성이 떨어진다는 문제가 있다. 본 논문에서 제안하는 시험 회로는 IGBT 과전류 턴오프 시험과 단락 전류 시험을 한 회로를 통해 구현이 가능하여 비용 절감과 시간적 이득 및 편의성을 가질 수 있다. 본문에서는 제안하는 시험회로에 대한 동작 시퀀스에 따른 시험 회로별 전류 형성 방식과 PLECS 시뮬레이션을 통해 회로에 대한 검증을 진행한다.




그림 1 제안하는 고장 전류 시험 회로
 Fig 1 Proposed fault current test circuit

표 1 설계 파라미터
 Table 1 Design Parameter

| | | | |
|----|--------|------------|-------|
| R1 | 1 uΩ | R2, R3 | 1 mΩ |
| C1 | 20 uF | L1, L2 | 40 uH |
| Vc | 2000 V | Trip Level | 500A |

2. 통합 테스트 회로

2.1 IGBT 과전류 턴오프 테스트

그림 1은 본 논문에서 제안하는 밸브 고장 전류 시험회로이다. 제안하는 시험회로는 하나의 커패시터 뱅크와 두 개의 인덕터로 구성되어 있으며 동작 시퀀스와 L, C 설계에 따라 시험에 필요한 전류를 변경할 수 있다. 시험회로에 적용된 파라미터는 표 1과 같다.

IGBT 과전류 턴오프 시험은 최악 조건에서 단락 사고시 밸브의 전력용 반도체 소자인 IGBT에 흐르는 과전류에 대한 내량을 검증을 통해 밸브 설계의 적합성을 확인하는 시험으로 교류 상간 단락 또는 직류 단락 사고를 모의한다. 전류는 밸브의 암 인덕터로 인해 A/μs의 기울기를 가지게 된다. 제안하는 시험회로에서는 방전 인덕터 L2와 서브모듈 커패시터의 직렬 연결로 인해 생기는 충방전으로 시험 전류의 기울기를 형성하게 된다.

시험전류를 형성하기 위해서는 싸이리스터는 항상 턴오프 상태이며 MC1과 MC2를 닫아 서브모듈 커패시터를 충전한 후 MC1, MC2를 열어 외부 전원장치를 서브모듈과 분리한다.




그림 2 (a) IGBT 과전류 턴오프 시험 동작 시퀀스, (b) 단락 전류 시험 동작 시퀀스
 Fig 2. (a) IGBT overcurrent turn-off test operation sequence, (b) Short circuit current test operation sequence

그 후 S1을 닫은 후 상단 IGBT를 전부 턴오프시켜 원하는 기울기의 시험 전류를 형성한다. 동작 시퀀스와 전류 흐름은 그림 2(a)와 같다.

2.2 단락 전류 테스트

단락 전류 시험은 Half Bridge 구조의 서브 모듈을 적용한 밸브에 한해서만 해당되게 되며 직류측 단락시 모든 IGBT 턴-오프 후 다이오드 정류기처럼 동작하게 되어 IGBT에 병렬로 연결된 다이오드의 과손방지를 위한 바이패스 싸이리스터 및 연관 전자 회로의 설계를 검증하는 시험으로 고장 전류의 진폭, 지속 시간, 주기의 수는 실제 현장 동작에서 예상되는 최대값으로 설계되어야하나 구현이 어려운 경우 진폭과 에너지 축적이 고장 조건을 대표한다면 대체 시험 파형으로 사용이 가능하다. 커패시터 뱅크와 직병렬 인덕터의 공진을 통해 실험에 필요한 진폭과 에너지 축적량을 모의할 수 있다.^[2]

단락 전류를 형성하기 위해서는 S1은 턴온 상태를 상,하단 IGBT는 항상 턴오프 상태를 유지하며 MC1을 닫아 커패시터 뱅크를 충전한 후, MC1을 열고 MC2를 연결하여 시험 전류를 형성한다. 동작 시퀀스와 전류 흐름은 그림2(b)와 같다.

2.3 시뮬레이션 결과

제안하는 회로의 고장 전류 별 확인은 PLECS 시뮬레이션을 통해 목표했던 전류 파형을 형성하는지 확인하였다. 그림 2는 IGBT 과전류 턴오프 시험회로에 대한 시뮬레이션 파형을 나타낸다. 목표했던 6.6A/ μ s의 기울기를 가지는 시험 전류를 형성하는 것을 확인하였으며 입력 전압의 변동에 따라 고장 전류의 기울기를 변동가능하여 원하는 전류 기울기를 형성할 수 있다.

마찬가지로 그림 3은 단락 전류 시험 회로에 대한 시뮬레이션 파형을 나타낸다. 목표했던 4kA의 고장 전류 최대 피크값과 약 3.6kA²s의 에너지 축적량으로 시뮬레이션을 통해 근사치의 최대 피크 전류와 에너지 축적량을 얻을 수 있었다.

3. 결론




그림 3 (a) IGBT 과전류 턴오프 시험을 위한 고장 전류 시뮬레이션 이전 (b) 단락 전류 시험 시뮬레이션 파형과 SCR 스위치 펄스
 Fig 3 (a) Fault current simulation for IGBT overcurrent turn-off test, (b) Short circuit current test simulation waveform and SCR switch pulse

본 논문에서 밸브 보호 동작에 대한 검증을 위해 IGBT 과전류 턴오프 시험과 단락 전류 시험이 가능한 하나의 회로를 제안하고 이를 시뮬레이션을 통해 검증하였다. 제안하는 회로는 단락 전류의 최대값과 에너지 축적량을 통해 L과 C를 설계하고 입력 전압과 동작 시퀀스에 따라 두 가지의 시험 전류를 선택적 구현이 가능하며 이와 같은 단순화된 구조는 전체 소자 감소로 인한 비용 감소와 고장 전류 시험을 위해 장비를 교체할 필요가 없어 편의성이 증가한다. 회로에 대해 설계를 진행할 때 연속 운전 시험 회로에 결합할 수 있는 구조로서 피 시험 밸브의 온도포화를 위한 별도의 외부장치나 방법이 필요하지 않는 장점을 가지고 있다. 추후 연속 운전 시험회로와 결합 형태의 시뮬레이션과 하드웨어를 제작하여 연구를 진행할 예정이다.

이 논문은 2024년도 정부(산업통상자원부)의 재원으로 한국 에너지기술평가원의 지원을 받아 수행된 연구임 (202400410001, 특고압 직류배전용 계측진단 및 신뢰성 평가 기술개발)

참고 문헌

[1] Kouro, S., Malinowski, M., Gopakumar, K., Pou, J., Franquelo, L.G., Wu, B., Rodriguez, J., Pérez, M.A., Leon, J.I.: Recent advances and industrial applications of multilevel converters. IEEE Trans. Ind. Electron. 57(8), 2553-2580, 2010.
 [2] 구남준, 정홍주.(2023).공진 회로를 이용한 MMC 기반의전압형 HVDC 밸브에 대한 단락전류 시험.전력전자학회 학술대회 논문집,0,562-563.